Инженер по разработке RTL отвечает за проектирование сложных функциональных модулей для ASIC с использованием Verilog/SystemVerilog. Важной частью работы будет использование RTL-симуляторов и знание архитектуры современных процессоров.
Компания предлагает гибридный формат работы с офисами в Москве, Санкт-Петербурге, Нижнем Новгороде и Минске. Также предусмотрены премии за патенты, ДМС с первых дней, обучение и консультации от экспертов.
Подписка TalentMove
Больше,
чем вакансии
→ TalentScanAI
Узнайте стоимость вашего опыта на рынке
→ Закрытое сообщество
Нетворкинг и инсайды рынка труда
→ Топ вакансии
Лучшие вакансии с доставкой в Telegram
Будьте в курсе новых вакансий
Подпишитесь на наш Telegram-канал
IT-вакансии каждый день
Отбираем сильные роли вручную и публикуем в Telegram — без шума и мусора
9900+ подписчиков · без рекламы и спама
Сумма указана работодателем в самой вакансии — напрямую, без сторонних оценок. Вы видите реальную цифру из источника.
Точная сумма в источнике не указана. Ориентир рассчитан по нашей матрице компенсаций с учётом грейда, навыков и рынка — реальная цифра может отличаться.
