92830 вакансий +438 сегодня

RTL Designer

Описание роли

На позиции RTL Designer вы будете ответственны за проектирование и разработку высокопроизводительных функциональных блоков для ASIC на языках Verilog и SystemVerilog. Ваша работа напрямую влияет на производительность и надёжность конечных интегральных схем, используемых в телекоммуникационной, автомобильной и промышленной электронике.
Ключевые задачи:
• Проектирование и оптимизация RTL-кода для будущих ASIC и FPGA-решений;
• Верификация функциональности модулей с помощью RTL-симуляторов различных вендоров;
• Разработка тестбенчей и автоматизация проверок с использованием скриптов (Perl/Python/TCL/Shell);
• Сотрудничество с командой системных инженеров для интеграции ваших блоков в общую архитектуру SoC;
• Анализ и устранение узких мест в производительности на уровне регистров и тактовых доменов.

Особенности вакансии

Эта вакансия сочетает гибридный формат работы (офис, удалёнка или комбинированные смены) в Москве, Санкт-Петербурге, Нижнем Новгороде и Минске с конкурентным социальным пакетом и прозрачной культурой оценки результатов. Русскоязычная команда открытa к кандидатам из России и Беларуси, а англоязычная документация и переписка позволят расширить профессиональные горизонты. Вы получите доступ к современным средствам разработки и симуляции, примете участие в проектах с формальной верификацией (SVA) и сможете пройти внутренние технические тренинги. Гибкий график, возможность участвовать в профильных конференциях и сертификатах делают эту роль особенно привлекательной для инженеров, стремящихся развивать аппаратное направление.

О компании

Российская технологическая компания — один из лидеров в области разработки интегральных схем для промышленных и встраиваемых систем. Компания ставит перед собой цель создавать инновационные ASIC-решения для ведущих мировых отраслей: от телекоммуникаций до электроники для автопрома. В коллективе ценятся инженерные экспертиза, командное взаимодействие и стремление к качественному коду на аппаратном уровне. Регулярные внутренние демонстрации результатов, обмен знаниями и поддержка менторов позволяют каждому специалисту расти и влиять на стратегические продукты.

Оценка вакансии
4.1 / 10
Вакансия RTL Designer позволяет принимать участие в разработке сложных ASIC-модулей на Verilog/SystemVerilog, что гарантирует технически интересные задачи и развитие экспертных навыков. Гибридный формат работы в крупных городах России и Беларуси и социальный пакет обеспечивают комфортные условия. Открытая позиция уровня Middle/Senior подходит инженерам с опытом от 3 лет, предлагая перспективы карьерного роста и работу с передовыми аппаратными технологиями.
Опубликовано:

Будьте в курсе новых вакансий

Подпишитесь на наш Telegram-канал

Мы используем cookie. Нажимая «ОК», вы принимаете Политику конфиденциальности и cookie.